POWER AMPLIFIER CIRCUIT

Patent Number:

JP62230206

Publication date:

Inventor(s):

1987-10-08 PM

Applicant(s):

TOSHIBA CORP

Requested Patent:

JP62230206

Application Number: JP19860072895 19860331

Priority Number(s):

IPC Classification:

H03F3/30; H03F3/45

EC Classification:

Equivalents:

JP2023714C, JP7058872B

Abstract

PURPOSE:To stabilize the titled circuit by a low idling current by loading a common source transistor (TR) deciding the idling current of an output stage to an output of a differential amplifier in a push-pull output stage drive circuit using the differential amplifier.

CONSTITUTION: When an input is zero, a current I201 of a common source TR Q201 and a current I202 of a constant current source TR Q202 are made equal. In this case, the idling currents I101,I102 of the output drive TRs are expressed as the division of the W/L ratio of the TR Q101 by the W/L ratio of the TR Q201 multiplied by the current I201. Thus, the circuit is made stable by using the small idling current with simple constitution.

Data supplied from the esp@cenet database - I2

THIS PAGE BLANK (USP) 0

(19)日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11)特許出願公告番号

特公平7-58872

(24) (44)公告日 平成7年(1995)6月21日

(51) Int.CL⁸

識別記号

庁内整理番号

FΙ

技術表示箇所

H03F 3/30

8839-5J

発明の数14(全 31 頁)

(21)出顯番号

特顧昭61-72895

(22)出顧日

昭和61年(1986) 3月31日

(65)公開番号

特開昭62-230206

(43)公開日

昭和62年(1987)10月8日

(71)出願人 999999999

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 安保 正治

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝多摩川工場内

(74)代理人 弁理士 鈴江 武彦 (外2名)

審査官 伊東 和重

(56)参考文献 特開 昭60-79809 (JP, A)

特開 昭62-147802 (JP, A)

(54) 【発明の名称】 電力増幅回路

1

【特許請求の範囲】

【請求項1】差動入力信号で制御される第1導電型の一対の第1差助入力トランジスタ、これら第1差動入力トランジスタの電流通路の一端にそれぞれ等しい第1,第2の電流を供給するカレントミラー回路構成の電流供給手段、及び上記第1差動入力トランジスタの電流通路の他端にそれぞれ接続される第1電流源を有する第1の差動増幅回路と、

第1の電源端と出力端との間に接続され、上記一対の第 1差動入力トランジスタの一方を流れる電流に基づいて 10 制御される第2導電型の第1出力駆動用トランジスタ と、

上記差動入力信号で制御される第2導電型の一対の第2 差動入力トランジスタ、これら第2差動入力トランジスタの電流通路の一端にそれぞれ接続される第2電流源、 2

及び上記第2差動入力トランジスタの電流通路の他端からそれぞれ等しい第3,第4の電流を排出するカレントミラー回路構成の電流排出手段を有する第2の差動増幅回路と、

第2の電源端と上記出力端との間に接続され、上記一対の第2差動入力トランジスタの一方を流れる電流に基づいて制御される第1導電型の第2出力駆動用トランジスタと、

電流通路の一端が上記第1の電源端に接続され、制御端 か上記第1出力駆動用トランジスタの制御端に接続され る第2導電型のトランジスタと、

上記第2導電型のトランジスタの電流通路の他端と第2の電源場との間に設けられる第3の電流源と、を具備し、

上記第2導電型のトランジスタの電流通路の他端と上記

第3の電流源との接続点の電流を、上記一対の第2差動 入力トランジスタの他方と上記電流排出手段との接続点 に流すことを特徴とする電力増幅回路。

【請求項2】差動入力信号で制御される第1導電型の一 対の第1差動入力トランジスタ、これら第1差動入力ト ランジスタの電流通路の一端にそれぞれ等しい第1,第2 の電流を供給するカレントミラー回路構成の電流供給手 段、及び上記第1差動入力トランジスタの電流通路の他 端にそれぞれ接続される第1電流源を有する第1の差動 増幅回路と、

第1の電源端と出力端との間に接続され、上記一対の第 1 差動入力トランジスタの一方を流れる電流に基づいて 制御される第2導電型の第1出力駆動用トランジスタ Ł.

上記差動入力信号で制御される第2導電型の一対の第2 差動入力トランジスタ、これら第2差動入力トランジス タの電流通路の一端にそれぞれ接続される第2電流源、 及び上記一対の第2差動入力トランジスタの電流通路の 他端からそれぞれ等しい第3,第4の電流を排出するカレ ントミラー回路構成の電流排出手段を有する第2の差動 20 上記第2導電型のトランジスタの電流通路の他端と上記 増幅回路と、

第2の電源端と上記出力端との間に接続され、上記一対 の第2差動入力トランジスタの一方を流れる電流に基づ いて制御される第1導電型の第2出力駆動用トランジス タと、

電流通路の一端が上記第1の電源端に接続され、制御端 が上記第1出力駆動用トランジスタの制御端に接続さ れ、電流通路の他端が上記一対の第2差動入力トランジ スタの他方と上記電流排出手段との接続点に接続される 第2導電型のトランジスタと、

上記一対の第2差動入力トランジスタの一方と上記電流 排出手段との接続点と上記第1の電源端間に接続される 第3の電流源と、

を具備することを特徴とする電力増幅回路。

【請求項3】差動入力信号で制御される第1導電型の― 対の差動入力トランジスタと、

これら差動入力トランジスタの電流通路の一端にそれぞ れ第1,第2の電流を供給する第1,第2の電流供給手段 Ł.

上記差動入力トランジスタの電流通路の他端にそれぞれ 40 接続される第1電流源と、

第1の電源端と出力端との間に接続される第2導電型の 第1出力駆動用トランジスタと、

第1のカレントミラー回路、この第1のカレントミラー 回路の一方の電流路に上記第1の電流供給手段の出力電 流と等しい電流を供給する第3の電流供給手段、及び上 記第1のカレントミラー回路の他方の電流路に上記第2 の電流供給手段の出力電流と等しい電流を供給する第4 の電流供給手段を備え、上記第4の電流供給手段と上記

上記第1出力駆動用トランジスタを制御する第1の制御 手段と、

第2の電源端と上記出力端との間に接続される第1導電 型の第2出力駆動用トランジスタと、

第2のカレントミラー回路、との第2のカレントミラー 回路の一方の電流路に上記第1の電流供給手段の出力電 流と等しい電流を供給する第5の電流供給手段、及び上 記第2のカレントミラー回路の他方の電流路に上記第2 の電流供給手段の出力電流と等しい電流を供給する第6 10 の電流供給手段を備え、上記第6の電流供給手段と上記 第2のカレントミラー回路との接続点の電流に基づいて 上記第2出力駆動用トランジスタを制御する第2の制御 手段と、

電流通路の一端が上記第1の電源端に接続され、制御端 が上記第1出力駆動用トランジスタの制御端に接続され る第2導電型のトランジスタと、

上記第2導電型のトランジスタの電流通路の他端と第2 の電源端との間に設けられる第2電流源と、 を具備し、

第2電流源との接続点の電流に基づいて、上記第5の電 流供給手段から上記第2のカレントミラー回路に供給さ れる電流を制御するととを特徴とする電力増幅回路。

【請求項4】差動入力信号で制御される第1導電型の一 対の差動入力トランジスタと、

これら差動入力トランジスタの電流通路の一端にそれぞ れ第1,第2の電流を供給する第1,第2の電流供給手段

上記差動入力トランジスタの電流通路の他端にそれぞれ 30 接続される第1電流源と、

第1の電源端と出力端との間に接続される第2導電型の 第1出力駆動用トランジスタと、

第1のカレントミラー回路、この第1のカレントミラー 回路の一方の電流路に上記第1の電流供給手段の出力電 流と等しい電流を供給する第3の電流供給手段、及び上 記第1のカレントミラー回路の他方の電流路に上記第2 の電流供給手段の出力電流と等しい電流を供給する第4 の電流供給手段を備え、上記第4の電流供給手段と上記 第1のカレントミラー回路との接続点の電流に基づいて 上記第1出力駆動用トランジスタを制御する第1の制御 手段と、

第2の電源端と上記出力端との間に接続される第1導電 型の第2出力駆動用トランジスタと、

第2のカレントミラー回路、との第2のカレントミラー 回路の一方の電流路に上記第1の電流供給手段の出力電 流と等しい電流を供給する第5の電流供給手段、及び上 記第2のカレントミラー回路の他方の電流路に上記第2 の電流供給手段の出力電流と等しい電流を供給する第6 の電流供給手段を備え、上記第6の電流供給手段と上記 第1のカレントミラー回路との接続点の電流に基づいて 50 第2のカレントミラー回路との接続点の電流に基づいて

上記第2出力駆動用トランジスタを制御する第2の制御 手段と、

電流通路の一端が上記第1の電源端に接続され、制御端が上記第1出力駆動用トランジスタの制御端に接続され、電流通路の他端が上記第5の電流供給手段と上記第2のカレントミラー回路との接続点に接続される第2導電型のトランジスタと、

上記第6の電流供給手段と上記第2のカレントミラー回路との接続点と上記第1の電源端間に設けられる第2電流源と、

を具備することを特徴とする電力増幅回路。

【請求項5】差動入力信号で制御される第1導電型の一対の第1差動入力トランジスタ、これら第1差動入力トランジスタの電流通路の一端にそれぞれ第1,第2の電流を供給する第1,第2の電流供給手段、及び上記第1差動入力トランジスタの電流通路の他端にそれぞれ接続される第1電流源を有する第1の差動増幅回路と、

上記差動入力信号で制御される第2導電型の一対の第2差動入力トランジスタ、これら第2差動入力トランジスタの電流通路の一端にそれぞれ接続される第2電流源、上記一対の第2差動入力トランジスタの一方の電流通路の他端から上記第2の電流供給手段の出力電流と等しい電流を排出する第1の電流排出手段、及び上記一対の第2差動入力トランジスタの他方の電流通路の他端から上記第1の電流供給手段の出力電流と等しい電流を排出する第2の電流排出手段を有する第2の差動増幅回路と、

第1の電源端と出力端との間に接続される第2導電型の 第1出力駆動用トランジスタと、

第1のカレントミラー回路、この第1のカレントミラー 回路の一方の電流路に上記第1の電流供給手段の出力電 30 流と等しい電流を供給する第3の電流供給手段、及び上記第1のカレントミラー回路の他方の電流路に上記第2 の電流供給手段の出力電流と等しい電流を供給する第4 の電流供給手段を備え、上記第4の電流供給手段と上記第1のカレントミラー回路との接続点の電流に基づいて上記第1出力駆動用トランジスタを制御する第1の制御手段と、

第2の電源端と上記出力端との間に接続される第1導電型の第2出力駆動用トランジスタと、

第2のカレントミラー回路、この第2のカレントミラー回路の一方の電流路に上記第1の電流供給手段の出力電流と等しい電流を供給する第5の電流供給手段、及び上記第2のカレントミラー回路の他方の電流路に上記第2の電流供給手段の出力電流と等しい電流を供給する第6の電流供給手段を備え、上記第6の電流供給手段と上記第2のカレントミラー回路との接続点の電流に基づいて上記第2出力駆動用トランジスタを制御する第2の制御手段と、

電流通路の一端が上記第1の電源端に接続され、制御端 が上記第1出力駆動用トランジスタの制御端に接続され る第2導電型のトランジスタと、

上記第2導電型のトランジスタの電流通路の他端と第2の電源端との間に設けられる第3電流源と、 を具備し、

上記第2導電型のトランジスタの電流通路の他端と上記第3電流源との接続点の電流に基づいて、上記第5の電流供給手段から上記第2のカレントミラー回路に供給される電流を制御することを特徴とする電力増幅回路。

[請求項6]差動入力信号で制御される第1導電型の一 10 対の第1差動入力トランジスタ、これら第1差動入力ト ランジスタの電流通路の一端にそれぞれ第1,第2の電流 を供給する第1,第2の電流供給手段、及び上記第1差動 入力トランジスタの電流通路の他端にそれぞれ接続され る第1電流源を有する第1の差動増幅回路と、

上記差動入力信号で制御される第2導電型の一対の第2差動入力トランジスタ、この第2差動入力トランジスタの電流通路の一端にそれぞれ接続される第2電流源、上記一対の第2差動入力トランジスタの一方の電流通路の他端から上記第2の電流供給手段の出力電流と等しい電流を排出する第1の電流排出手段、及び上記一対の第2差動入力トランジスタの他方の電流通路の他端から上記第1の電流供給手段の出力電流と等しい電流を排出する第2の電流排出手段を有する第2の差動増幅回路と、

第1の電源端と出力端との間に接続される第2導電型の 第1出力駆動用トランジスタと、

第1のカレントミラー回路、この第1のカレントミラー回路の一方の電流路に上記第1の電流供給手段の出力電流と等しい電流を供給する第3の電流供給手段、及び上記第1のカレントミラー回路の他方の電流路に上記第2の電流供給手段の出力電流と等しい電流を供給する第4の電流供給手段を備え、上記第4の電流供給手段と上記第1のカレントミラー回路との接続点の電流に基づいて上記第1出力駆動用トランジスタを制御する第1の制御手段と、

第2の電源端と上記出力端との間に接続される第1導電型の第2出力駆動用トランジスタと、

第2のカレントミラー回路、この第2のカレントミラー回路の一方の電流路に上記第1の電流供給手段の出力電流と等しい電流を供給する第5の電流供給手段、及び上記第2のカレントミラー回路の他方の電流路に上記第2の電流供給手段の出力電流と等しい電流を供給する第6の電流供給手段を備え、上記第6の電流供給手段と上記第2のカレントミラー回路との接続点の電流に基づいて上記第2出力駆動用トランシスタを制御する第2の制御手段と、

電流通路の一端が上記第1の電源端に接続され、制御端が上記第1出力駆動用トランジスタの制御端に接続され、電流通路の他端が上記第5の電流供給手段と上記第2カレントミラー回路との接続点に接続される第2導電型のトランジスタと、

٠

上記第6の電流供給手段と上記第2カレントミラー回路 との接続点と上記第1の電源端との間に設けられる第3 電流源と、

を具備することを特徴とする電力増幅回路。

【請求項7】差動入力信号で制御される第1導電型の一 対の差動入力トランジスタと、

これら差動入力トランジスタの電流通路の一端にそれぞれ第1,第2の電流を供給する第1,第2の電流供給手段と、

上記差動入力トランジスタの電流通路の他端にそれぞれ 10 接続される第1電流源と、

第1の電源端と出力端との間に接続される第2導電型の 第1出力駆動用トランジスタと、

第1のカレントミラー回路、この第1のカレントミラー 回路の一方の電流路に上記第1の電流供給手段の出力電 流と等しい電流を供給する第3の電流供給手段、及び上 記第1のカレントミラー回路の他方の電流路に上記第2 の電流供給手段の出力電流と等しい電流を供給する第4 の電流供給手段を備え、上記第4の電流供給手段と上記 第1のカレントミラー回路との接続点の電流に基づいて 20 上記第1出力駆動用トランジスタを制御する第1の制御 手段と、

第2の電源端と上記出力端との間に接続される第1導電型の第2出力駆動用トランジスタと、

第2のカレントミラー回路、この第2のカレントミラー回路の一方の電流路に上記第1の電流供給手段の出力電流と等しい電流を供給する第5の電流供給手段、及び上記第2のカレントミラー回路の他方の電流路に上記第2の電流供給手段の出力電流と等しい電流を供給する第6の電流供給手段を備え、上記第6の電流供給手段と上記30第2のカレントミラー回路との接続点の電流に基づいて上記第2出力駆動用トランジスタを制御する第2の制御手段と、

電流通路の一端が上記第2の電源端に接続され、制御端が上記第2出力駆動用トランジスタの制御端に接続される第1導電型のトランジスタと、

上記第1導電型のトランジスタの電流通路の他端と第1の電源端との間に設けられる第2電流源と、 本目借1

上記第1導電型のトランジスタの電流通路の他端と上記 40第2電流源との接続点の電流に基づいて、上記第3の電流供給手段から上記第1のカレントミラー回路に供給される電流を制御することを特徴とする電力増幅回路。

【請求項8】差動入力信号で制御される第1導電型の一 対の差動入力トランジスタと、

これら差動入力トランジスタの電流通路の一端にそれぞれ第1,第2の電流を供給する第1,第2の電流供給手段と、

上記差動入力トランジスタの電流通路の他端にそれぞれ 接続される第1電流源と、 第1の電源端と出力端との間に接続される第2導電型の 第1出力駆動用トランジスタと、

第1のカレントミラー回路、この第1のカレントミラー回路の一方の電流路に上記第1の電流供給手段の出力電流と等しい電流を供給する第3の電流供給手段、及び上記第1のカレントミラー回路の他方の電流路に上記第2の電流供給手段の出力電流と等しい電流を供給する第4の電流供給手段を備え、上記第4の電流供給手段と上記第1のカレントミラー回路との接続点の電流に基づいて上記第1出力駆動用トランジスタを制御する第1の制御手段と、

第2の電源端と上記出力端との間に接続される第1導電型の第2出力駆動用トランジスタと、

第2のカレントミラー回路、この第2のカレントミラー回路の一方の電流路に上記第1の電流供給手段の出力電流と等しい電流を供給する第5の電流供給手段、及び上記第2のカレントミラー回路の他方の電流路に上記第2の電流供給手段の出力電流と等しい電流を供給する第6の電流供給手段を備え、上記第6の電流供給手段と上記第2のカレントミラー回路との接続点の電流に基づいて上記第2出力駆動用トランジスタを制御する第2の制御手段と、

電流通路の一端が上記第2の電源端に接続され、制御端が上記第2出力駆動用トランジスタの制御端に接続され、電流通路の他端が上記第3の電流供給手段と上記第1のカレントミラー回路との接続点に接続される第1導電型のトランジスタと、

上記第4の電流供給手段と上記第1のカレントミラー回路との接続点と上記第2の電源端間に設けられる第2電流源と、

を具備することを特徴とする電力増幅回路。

【請求項9】差動入力信号で制御される第1導電型の一対の第1差動入力トランジスタ、これら一対の第1差動入力トランジスタの一方の電流通路の一端に第1の電流路が接続され第1の電流を供給する第1のカレントミラー回路、上記一対の第1差動入力トランジスタの他方の電流通路の一端に第1の電流路が接続され第2の電流を供給する第2のカレントミラー回路、及び上記第1差動入力トランジスタの電流通路の他端にそれぞれ接続される第1電流源を有する第1の差動増幅回路と、

第1の電源端と出力端との間に接続され、上記第2のカレントミラー回路の第2の電流路から供給される電流に基づいて制御される第2導電型の第1出力駆動用トランジスタと、

第1の電流路に上記第1のカレントミラー回路の第2の電流路から電流が供給され、第2の電流路から上記第1出力駆動用トランジスタの制御端の電流を排出する第3のカレントミラー回路と、

上記差動入力信号で制御される第2導電型の一対の第2 50 差動入力トランジスタ、これら第2差動入力トランジス

タの電流通路の一端にそれぞれ接続される第2電流源、 上記一対の第2差動入力トランジスタの一方の電流通路 の他端に第1の電流路が接続され第3の電流を排出する 第4のカレントミラー回路、及び上記一対の第2差動入 カトランジスタの他方の電流通路の他端に第1の電流路 が接続され第4の電流を排出する第5のカレントミラー 回路を有する第2の差動増幅回路と、

第2の電源端と上記出力端との間に接続され、上記第5 のカレントミラー回路の第2の電流路を流れる電流に基 づいて制御される第1導電型の第2出力駆動用トランジ 10 スタと、

第1の電流路から上記第4のカレントミラー回路の第2 の電流路に電流を供給し、第2の電流路から上記第1出 力駆動用トランジスタの制御端及び上記第5のカレント ミラー回路の第2の電流路に電流を供給する第6のカレ ントミラー回路と、

電流通路の一端が上記第1の電源端に接続され、制御端 が上記第1出力駆動用トランジスタの制御端に接続され る第2導電型のトランジスタと、

上記第2導電型のトランジスタの電流通路の他端と第2 20 の電源端との間に設けられる第3の電流源と、

を具備し、

上記第2導電型のトランジスタの電流通路の他端と上記 第3の電流源との接続点の電流を、上記第4カレントミ ラー回路の第2の電流路に流すことを特徴とする電力増 幅回路。

【請求項10】差動入力信号で制御される第1導電型の 一対の第1差動入力トランジスタ、これら一対の第1差 動入力トランジスタの一方の電流通路の一端に第1の電 流路が接続され第1の電流を供給する第1のカレントミ 30 ラー回路、上記一対の第1差動入力トランジスタの他方 の電流通路の一端に第1の電流路が接続され第2の電流 を供給する第2のカレントミラー回路、及び上記第1差 動入力トランジスタの電流通路の他端にそれぞれ接続さ れる第1電流源を有する第1の差動増幅回路と、

第1の電源端と出力端との間に接続され、上記第2のカ レントミラー回路の第2の電流路から供給される電流に 基づいて制御される第2導電型の第1出力駆動用トラン ジスタと、

第1の電流路に上記第1のカレントミラー回路の第2の 40 電流路から電流が供給され、第2の電流路から上記第1 出力駆動用トランジスタの制御端の電流を排出する第3 のカレントミラー回路と、

上記差動入力信号で制御される第2導電型の一対の第2 差動入力トランジスタ、これら第2差動入力トランジス タの電流通路の一端にそれぞれ接続される第2電流源、 上記一対の第2差動入力トランジスタの一方の電流通路 の他端に第1の電流路が接続され第3の電流を排出する 第4のカレントミラー回路、及び上記一対の第2差動入・ カトランシスタの他方の電流通路の他端に第1の電流路 50 づいて制御される第1導電型の第2出力駆動用トランジ

が接続され第4の電流を排出する第5のカレントミラー 回路を有する第2の差動増幅回路と、

10

第2の電源端と上記出力端との間に接続され、上記第5 のカレントミラー回路の第2の電流路を流れる電流に基 づいて制御される第1導電型の第2出力駆動用トランジ スタと、

第1の電流路から上記第4のカレントミラー回路の第2 の電流路に電流を供給し、第2の電流路から上記第1出 力駆動用トランジスタの制御端及び上記第5のカレント ミラー回路の第2の電流路に電流を供給する第6のカレ ントミラー回路と、

電流通路の一端が上記第1の電源端に接続され、制御端 が上記第1出力駆動用トランジスタの制御端に接続され る第2導電型のトランジスタと、

上記第2導電型のトランジスタの電流通路の他端と第2 の電源端との間に設けられる第3の電流源と、 を具備し、

上記第2導電型のトランジスタの電流通路の他端と上記 第3の電流源との接続点の電流を、上記第5カレントミ ラー回路の第1の電流路に流すことを特徴とする電力増 幅回路。

【請求項11】差動入力信号で制御される第1導電型の 一対の第1差動入力トランジスタ、これら一対の第1差 動入力トランジスタの一方の電流通路の一端に第1の電 流路が接続され第1の電流を供給する第1のカレントミ ラー回路と、上記一対の第1差動入力トランジスタの他 方の電流通路の一端に第1の電流路が接続され第2の電 流を供給する第2のカレントミラー回路、及び上記第1 差動入力トランジスタの電流通路の他端にそれぞれ接続 される第1電流源を有する第1の差動増幅回路と、

第1の電源端と出力端との間に接続され、上記第2のカ レントミラー回路の第2の電流路から供給される電流に 基づいて制御される第2導電型の第1出力駆動用トラン ジスタと、

第1の電流路に上記第1のカレントミラー回路の第2の 電流路から電流が供給され、第2の電流路から上記第1 出力駆動用トランジスタの制御端の電流を排出する第3 のカレントミラー回路と、

上記差動入力信号で制御される第2導電型の一対の第2 差動入力トランジスタ、これら第2差動入力トランジス タの電流通路の一端にそれぞれ接続される第2電流源、 上記一対の第2差動入力トランジスタの一方の電流通路 の他端に第1の電流路が接続され第3の電流を排出する 第4のカレントミラー回路、及び上記一対の第2差動入 カトランジスタの他方の電流通路の他端に第1の電流路 が接続され第4の電流を排出する第5のカレントミラー 回路を有する第2の差動増幅回路と、

第2の電源端と上記出力端との間に接続され、上記第5 のカレントミラー回路の第2の電流路を流れる電流に基

スタと.

第1の電流路から上記第4のカレントミラー回路の第2の電流路に電流を供給し、第2の電流路から上記第1出力駆動用トランジスタの制御端及び上記第5のカレントミラー回路の第2の電流路に電流を供給する第6のカレントミラー回路と、

電流通路の一端が上記第1の電源端に接続され、制御端が上記第1出力駆動用トランジスタの制御端に接続され、電流通路の他端が前記第4のカレントミラー回路の第2の電流路に接続される第2導電型のトランジスタと、

上記第6のカレントミラー回路の第2の電流路と上記第 1の電源端との間に設けられる第3の電流源と、 を具備することを特徴とする電力増幅回路。

【請求項12】差動入力信号で制御される第1導電型の一対の第1差動入力トランジスタ、これら第1差動入力トランジスタの一方の電流通路の一端に第1の電流路が接続され第1の電流を供給する第1のカレントミラー回路と、上記一対の第1差動入力トランジスタの他方の電流通路の一端に第1の電流路が接続され第2の電流を供20給する第2のカレントミラー回路、及び上記一対の第1差動入力トランジスタの電流通路の他端にそれぞれ接続

される第1電流源を有する第1の差動増幅回路と、 第1の電源端と出力端との間に接続され、上記第2のカレントミラー回路の第2の電流路から供給される電流に 基づいて制御される第2導電型の第1出力駆動用トランジスタと、

第1の電流路に上記第1のカレントミラー回路の第2の電流路から電流が供給され、第2の電流路から上記第1出力駆動用トランジスタの制御端の電流を排出する第3のカレントミラー回路と、

上記差動入力信号で制御される第2導電型の一対の第2差動入力トランジスタ、これら第2差動入力トランジスタの電流通路の一端にそれぞれ接続される第2電流源、上記一対の第2差動入力トランジスタの一方の電流通路の他端に第1の電流路が接続され第3の電流を排出する第4のカレントミラー回路、及び上記一対の第2差動入力トランジスタの他方の電流通路の他端に第1の電流路が接続され第4の電流を排出する第5のカレントミラー回路を有する第2の差動増幅回路と、

第2の電源端と上記出力端との間に接続され、上記第5のなレントミラー回路の第2の電流路を流れる電流に基づいて制御される第1導電型の第2出力駆動用トランジスタと、

第1の電流路から上記第4のカレントミラー回路の第2の電流路に電流を供給し、第2の電流路から上記第1出力駆動用トランジスタの制御端及び上記第5のカレントミラー回路の第2の電流路に電流を供給する第6のカレントミラー回路と、

電流通路の一端が上記第1の電源端に接続され、制御端

が上記第1出力駆動用トランジスタの制御端に接続され、電流通路の他端が上記一対の第2の差動入力トランジスタの他方と第5のカレントミラー回路との接続点に接続される第2導電型のトランジスタと、

上記一対の第2の差動入力トランジスタの一方と第4のカレントミラー回路との接続点と上記第1の電源端との間に設けられる第3の電流源と、

を具備することを特徴とする電力増幅回路。

【請求項13】差動入力信号で制御される第1導電型の 10 一対の第1差動入力トランジスタ、これら第1差動入力トランジスタの電流通路の一端にそれぞれ第1,第2の電流を供給する第1,第2の電流供給手段、及び上記第1差動入力トランジスタの電流通路の他端にそれぞれ接続される第1電流源を有する第1の差動増幅回路と、

上記差動入力信号で制御される第2導電型の一対の第2差動入力トランジスタ、これら第2差動入力トランジスタの電流通路の一端にそれぞれ接続される第2電流源、上記一対の第2差動入力トランジスタの一方の電流通路の他端から上記第2の電流排出手段、及び上記一対の第2差動入力トランジスタの他方の電流通路の他端から上記第1の電流供給手段の出力電流と等しい電流を排出する第2の電流排出手段を有する第2の差動増幅回路と、第1の電源端と出力端との間に接続される第2導電型の第1出力駆動用トランジスタと、

第1のカレントミラー回路、この第1のカレントミラー回路の一方の電流路に上記第1の電流供給手段の出力電流と等しい電流を供給する第3の電流供給手段、及び上記第1のカレントミラー回路の他方の電流路に上記第2の電流供給手段の出力電流と等しい電流を供給する第4の電流供給手段を備え、上記第4の電流供給手段と上記第1のカレントミラー回路との接続点の電流に基づいて上記第1出力駆動用トランジスタを制御する第1の制御手段と、

第2の電源端と上記出力端との間に接続される第1導電型の第2出力駆動用トランジスタと、

第2のカレントミラー回路、この第2のカレントミラー回路の一方の電流路に上記第1の電流供給手段の出力電流と等しい電流を供給する第5の電流供給手段、及び上40 記第2のカレントミラー回路の他方の電流路に上記第2の電流供給手段の出力電流と等しい電流を供給する第6の電流供給手段を備え、上記第6の電流供給手段と上記第2のカレントミラー回路との接続点の電流に基づいて上記第2出力駆動用トランジスタを制御する第2の制御手段と、

電流通路の一端が上記第2の電源端に接続され、制御端が上記第2出力駆動用トランジスタの制御端に接続される第1導電型のトランジスタと、

上記第1導電型のトランジスタの電流通路の他端と第1 50 の電源端との間に設けられる第3電流源と、

13

を具備し、

上記第] 導電型のトランジスタの電流通路の他端と上記 第3電流源との接続点の電流に基づいて、上記第3の電 流供給手段から上記第1のカレントミラー回路に供給さ れる電流を制御することを特徴とする電力増幅回路。

【請求項14】差動入力信号で制御される第1導電型の 一対の第1差動入力トランジスタ、これら第1差動入力 トランジスタの電流通路の一端にそれぞれ第1,第2の電 流を供給する第1,第2の電流供給手段、及び上記第1差 動入力トランジスタの電流通路の他端にそれぞれ接続さ れる第1電流源を有する第1の差動増幅回路と、

上記差動入力信号で制御される第2導電型の一対の第2 差動入力トランジスタ、この第2差動入力トランジスタ の電流通路の一端にそれぞれ接続される第2電流源、上 記一対の第2差動入力トランジスタの一方の電流通路の 他端から上記第2の電流供給手段の出力電流と等しい電 流を排出する第1の電流排出手段、及び上記一対の第2 差動入力トランジスタの他方の電流通路の他端から上記 第1の電流供給手段の出力電流と等しい電流を排出する 第2の電流排出手段を有する第2の差動増幅回路と、

第1の電源端と出力端との間に接続される第2導電型の 第1出力駆動用トランジスタと、

第1のカレントミラー回路、この第1のカレントミラー 回路の一方の電流路に上記第1の電流供給手段の出力電 流と等しい電流を供給する第3の電流供給手段、及び上 記第1のカレントミラー回路の他方の電流路に上記第2 の電流供給手段の出力電流と等しい電流を供給する第4 の電流供給手段を備え、上記第4の電流供給手段と上記 第1のカレントミラー回路との接続点の電流に基づいて 上記第1出力駆動用トランジスタを制御する第1の制御 30 手段と、

第2の電源端と上記出力端との間に接続される第1導電 型の第2出力駆動用トランジスタと、

第2のカレントミラー回路、この第2のカレントミラー 回路の一方の電流路に上記第1の電流供給手段の出力電 流と等しい電流を供給する第5の電流供給手段、及び上 記第2のカレントミラー回路の他方の電流路に上記第2 の電流供給手段の出力電流と等しい電流を供給する第6 の電流供給手段を備え、上記第6の電流供給手段と上記 第2のカレントミラー回路との接続点の電流に基づいて 上記第2出力駆動用トランジスタを制御する第2の制御 手段と、

電流通路の一端が上記第2の電源端に接続され、制御端 が上記第2出力駆動用トランジスタの制御端に接続さ れ、電流通路の他端が上記第3の電流供給手段と上記第 1のカレントミラー回路との接続点に接続される第1導 電型のトランジスタと、

上記第4の電流供給手段と上記第1のカレントミラー回 路との接続点と上記第2の電源端との間に設けられる第 3電流源と、

14

を具備することを特徴とする電力増幅回路。

【発明の詳細な説明】

(発明の目的)

(産業上の利用分野)

本発明は、CMOS (相補性絶縁ゲート型)電力増幅回路に 係り、たとえば音声合成用LSIに設けられて直接にスピ ーカを駆動する場合などに使用される。

(従来の技術)

この種の従来のCMS電力増幅回路は、第8図に示すよう な演算増幅器が用いられている。即ち、81.82は差動入 力増幅用の差動対をなすNチャネルMOSトランジスタで あり、その定電流源としてNチャネルMOSトランジスタ8 3のゲートにバイアス電圧V_{81A5}が与えられている。84,8 5は上記増幅用トランジスタの負荷として接続されるカ レントミラー回路を形成するPチャネルMOSトランジス タである。86は1%。電源端と出力端ОЛТとの間に接続され た出力駆動用のPチャネルMOSトランジスタであり、そ のゲートに前記差動増幅用トランジスタ81,82の増幅出 力が入力し、ゲート,ソース間に位相補正用容量Cが接 続されている。87は上記出力駆動用トランジスタ86の定 20 電流源として前記出力端OUTとVss電源端(接地端)との 間に接続されたNチャネルMOSトランジスタであり、そ のゲートに前記バイアス電圧Vsīasが与えられている。 上記回路はA級増幅動作を行なうものであり、出力端OU Tにたとえば8Q系スピーカ(図示せず)を直接に接続 して最大出力として±2Vの波形を出力するためには、出 力端OUTの電流I、またはI、の最大値として±250mAを流す 必要がある。また、出力駆動用トランジスタ86がカット オフしたときに出力端OUTの電流I、は定電流源87の電流I ,と等しくなり、定電流源の電流値は250mA以上でなけれ ばならない。

しかし、このようなA級増幅器は定常状態における消費 電力が非常に大きく、電池電源により動作させることが 実用上困難であると共に集積回路チップの発熱が大きく なるので、回路動作の信頼性が低下し易いという問題が ある。

一方、特開昭60-38907号公報に開示されたCMOS電力増 幅回路は、AB級動作を行なうようにし、出力駆動用トラ ンジスタのアイドリング電流を低く抑えることができる ので、消費電力の点で非常に有利である。しかし、この 回路は、第9図に示すように差動回路または演算増幅器 が3個A1,A2,A3必要であるので、使用素子数が多く、チ ップ面積が大きくなるという問題がある。また、出力電 圧V。utがNチャネルトランジスタの関値電圧Vtha以下に なると、レベルシフタ用トランジスタ91がカットオフし てしまって低電源側出力駆動用トランジスタ92に帰還が かからなくなり、出力波形が歪む原因となり、これを避 けようとすると出力振幅を電源電圧振幅まで十分にとる ことが不可能となる。

(発明が解決しようとする問題点) 50

本発明は上記したような消費電力が大きいとか使用素子数が多くてチップ面積が大きく、出力振幅が十分にとれないという問題点を解決すべくなされたもので、AB級動作を行なうことで消費電力が小さくて済み、しかも回路構成が簡単で使用素子数が少なくてチップ面積が小さくて済み、出力振幅をほぼ電源電圧いっぱいまでとることが可能な電力増幅回路を提供することを目的とする。

〔発明の構成〕

(問題点を解決するための手段)

本発明の電力増幅回路は、第1電源端と出力端との間に 10 出力駆動用のPチャネルトランジスタを接続し、上記出力端と第2電源端との間に出力駆動用のNチャネルトランジスタを接続し、差動入力信号を増幅して上記Pチャネルトランジスタ、Nチャネルトランジスタの各ゲートを別々に直接または間接的に駆動する差動増幅回路を設け、一方の出力駆動用トランジスタの同一チャネル型であるソース接地トランジスタを設けてそのゲートを上記一方の出力駆動用トランジスタのドレインを他方の出力駆動用トランジスタを駆動している回路の電流路に接続してな 20 ることを特徴とする。

(作用)

上記ソース接地型トランジスタとこれにゲート、ソースが共通接続された一方の出力駆動用トランジスタとの電流比はそれぞれのW/Lの比によって定まる。これによって、出力端の出力電流が零のときにおける出力駆動用トランジスタのアイドリング電流が僅かな状態で回路動作が安定になるように制御することが可能になり、また、差動入力信号に対して出力駆動用トランジスタをAB級で動作させることが可能になる。

(実施例)

以下、図面を参照して本発明の一実施例を詳細に説明す る。第1図(a)に示すCMOS電力増幅回路は集積回路化 されており、Q.。.はV。。電源端と出力端CUTとの間に接続 されたPチャネルMOS FET (電界効果トランジスタ)、Q 102は上記出力端OUTとV55電源端(接地端)との間に接 続されたNチャネルMOS FETである。 G.Gは上記Pチ ャネルトランジスタQo1、NチャネルトランジスタQo2 それぞれのゲート・ドレイン間に接続された位相補正用 容量である。Diff1,Diff2は差動入力ト端1,2の作動入力 電圧をそれぞれ差動増幅する第1,第2の差動増幅回路で あり、それぞれの増幅出力は対応して前記Pチャネルト ランジスタQ。1、NチャネルトランジスタQ。2のゲート に与えられている。上記第1の差動増幅回路Diff1にお いて、Q,Qは差動増幅対をなすNチャネルトランジス タであり、その動作バイアス電流はゲートにバイアス電 圧V_{s n}が与えられる定電流源用のNチャネルトランジス タQにより与えられ、増幅負荷としてカレントミラー回 路を形成するPチャネルトランジスタQ。 Q。が接続され ている。また、前記第2の差動増幅回路Diff2は、差動

増幅対をなすPチャネルトランジスタQ,Qと、その定電流源をなすゲートにバイアス電圧Va,が与えられたPチャネルトランジスタQ。と、増幅負荷としてカレントミラー回路を形成するNチャネルトランジスタQ,Qとからなる。

一方、PチャネルトランジスタQ。」は、そのゲート、ソースが前記出力駆動用のPチャネルトランジスタQ。」のゲート、ソースに対応して接続され、そのドレインと接地端との間にはゲートにバイアス電圧Vsmが与えられた定電流源用のNチャネルトランジスタQ。」が接続されている。そして、このソース接地されたPチャネルトランジスタQ。」のドレインは、前記出力駆動用のNチャネルトランジスタQ。」を駆動するための前記第2の差動増幅回路Diff2における電流路に接続されている。

次に、上記第1図(a)の回路の動作を説明する。出力 駆動用トランジスタQ。1、ソース接地トランジスタQ。1 はゲート、ソースが共通接続されているので、それぞれ のドレイン電流I、I、1、1の比はそれぞれのチャネル寸 法比W/Lの比に比例する。

20 I₁₀₁: I₂₀₁ = W/L (Q₁₀₁): W/L (Q₀₁)(1) 出力端CUTの出力電流I₀ = 0 のとき (負荷に電圧を供給 していないとき)、出力駆動用トランジスタQ₀₁のドレイン電流I₁₀₂は前記出力駆動用トランジスタQ₀₁のドレイン電流I₁₀₁に等しくなければならない。

L101 = L102(2) いま、出力電流L6が零でない比較的小さな値の場合(トランジスタQ01、Q02それぞれのゲート・ソース間電圧 Vc5の絶対値 | Vc5 | がトランジスタの関値電圧Vth以上、電源電圧以下の場合)、トランジスタQ01のVc5がV00、V55電位の中間値(1/2Vc0)を持っている、即ち、第1の差動増幅回路Diff1の出力ノードaが上記中間値を持っている。したがって、トランジスタQ01のゲートに電流は流れず、第1の差動増幅回路Diff1における上

を持っている。したがって、トランジスタQ。1のゲートに電流は流れず、第1の差動増幅回路Diff1における上記出力ノードaに接続されているトランジスタQ。Qの電流I,、I,は等しく、さらにカレントミラー回路のトランジスタQ。および増幅用トランジスタQの電流I,は上記I,に等しい。

$$I_3 = I_1 \qquad \dots \qquad (3)$$

$$I_3 = I_2 \qquad \dots \qquad (4)$$

$$\begin{array}{ccc}
I_3 = I_2 & & \cdots & (4) \\
\vdots & \vdots & \vdots & \vdots & \vdots \\
\vdots & \vdots & \vdots & \vdots & \vdots
\end{array}$$

このことから、このときには第1の差動増幅回路Diff1における差動増幅対トランジスタQ,Qの各ゲート電位IN+,IN-は同一電位でなくてはならない。よって、第2の差動増幅回路Diff2において、差動増幅対トランジスタQ,Qの各ゲート電位も等しいはずであり、上記トランジスタQ,Qの各電流I,I。は等しい。

..... (11)

Tx = 0

状態で安定する。

I201 = I202

トに電流は流れず、上記出力ノードbに接続されている トランジスタQ, Qの各電流I, Lは等しく、さらにカ レントミラー回路のトランジスタQの電流I。は上記I,に 等しい。

17

..... (7) $I_7 = I_5$

..... (8) $I_7 = I_8$

..... (9) $\therefore I_s = I_s$

上式(6),(9)より (10) $I^2 = I^3$

でなければならず、ソース接地トランジスタQ。1のドレ*10

 $I_{101} = \frac{W/L(Q_{101})}{W/L(Q_{201})} \times I_{201}$ (1)

となり、上式(1)′ に前式(12)を代入して

 $I_{101} = \frac{W/L(Q_{101})}{W/L(Q_{201})} \times I_{202}$

となる。

ここで、たとえば

75μAとすると、アイドリング電流は6mAとなる。な お、上記電流I、。、は、トランジスタQ。、のW/Lおよびそ のゲートバイアス電圧V。。で決められる。

上述したように、第1図(a)の回路は、L。=0のとき に前式 (13) で示した僅かのアイドリング電流が流れた 状態で安定し、このとき差動入力電圧IN+ ,IN-は等し くなければならない。

次に、上記第1図(a)の回路における増幅動作におい て出力振幅がほぼ電源電圧いっぱいまで十分にとれるこ とについて説明する。

(イ) 差動入力電圧IN+,IN-がIN+>IN-のとき。こ のとき、第1の差動増幅回路Diff1においては、

..... (14) $I_1 > I_2$

となるので

..... (15) $I_1 > I_3$

となり、出力ノードaの電位VaがVs。電位に近づく。よ って、トランジスタQ。1、Q。1がオンし、その電流 Lon, Lonが大きくなり、

..... (16) I201>I202

幅回路Diff1に流れる電流Ixは

..... (17)

となる。さらに、第2の差動増幅回路Diff2においては (18) $I_5 < I_6$

となり、

..... (19) $I_{7} = I_{8} = I_{5} + I_{X}$

であり、上式(17), (18), (19)から

..... (20) $T_{r} < T_{r}$

となり、出力ノードbの電位VbもVs、電位に近づく。と れによって、トランジスタQ.,はカットオフし、その電 50 次に、他の実施例を説明する。第1図(b)の回路は、

流」、、が減少する。

流Ixは零でなければならない。

 $I_0 = I_{101} - I_{102}$

W/L(Q₀₁)=16000/4、W/L(Q₀₁)=1000/4、I₂₀₂=3 20 であるから、I₀が正に増大し、出力端OUTの負荷を正側 に駆動するようになる。この場合、負荷が軽ければ、ほ ぼV。。電位まで駆動することができる。

> (ロ) 差動入力電圧IN+,IN-がIN+<IN-のとき。C のとき、第1の差動増幅回路Diff1においては

> (22) T. < L

となるので

..... (23) $I_1 < I_3$

となり、出力ノードaの電位VaがV。電位に近づく。よ って、トランジスタQo1,Qo1がカットオフし、その電

30 流1201, 1101が減少し、 (24) $I_{201} < I_{202}$

となり、

..... (25) Ix < 0

となる。さらに、第2の差動増幅回路Diff2においては (26) $I_5 > I_5$

となり、

..... (27) $\mathbf{I}_7 = \mathbf{I}_8 = \mathbf{I}_6 + \mathbf{I}_X$

であり、上式(25), (26), (27)から

 $T_{\bullet} > T_{\bullet}$

となり、トランジスタQ。1のドレインから第1の差動増 40 となり、出力ノード b の電位VbもV。電位に近づく。こ れによって、トランジスタQ。」はオンし、その電流I、。2 が増加する。

..... (29) $I_0 = I_{101} - I_{102}$

であるから、L。が負に増大し、出力端OUTの負荷を負側 に駆動するようになる。この場合、負荷が軽ければ、ほ ぼVss電位まで駆動することができる。

上述したように、差動入力電圧IN+ ,IN-の電位差にし たがって出力端OUTの負荷が駆動され、第1図(a)の 回路は電力増幅回路として動作する。

18 *インから第2の差動増幅回路Diff2の電流路に流れる電

したがって、ソース接地トランジスタQo1の電流I2o1と

その定電流源用トランジスタQ。2の電流I2。2とが等しい

このときの出力駆動用トランジスタのアイドリング電流

(エュ。ュまたはエュ。ュ)は、前式(1)より

第1図(a)の回路に比べて、トランジスタQ。2に代えてV60電源端と出力ノード b との間にゲートにバイアス電圧V60が与えられる定電流源用のPチャネルトランジスタQ112を接続した点が異なり、その他の部分は同一であるので第1図(a)中と同一符号を付している。この第1図(b)の回路において、トランジスタQ12の電流をIかに流れる変位電流I6cは、トランジスタQ12の電流をI212で表わすと

$$I_{GC} = I_{5} + I_{212} - I_{7}$$

$$= I_{5} + I_{212} - I_{8}$$

$$= I_{5} + I_{212} - (I_{6} + I_{201})$$

$$= I_{5} - I_{6} - I_{201} + I_{212} \qquad \dots \dots (30)$$

となる。これに対して、前記第1図(a)の回路において、トランジスタQ。2のゲートに流れる変位電流Lbは、

$$I_{G}b = I_{S} - I_{S}$$

$$= I_{S} - (I_{S} + I_{2 \cdot 01} - I_{2 \cdot 02})$$

$$= I_{S} - I_{S} - (I_{S} + I_{2 \cdot 01} - I_{2 \cdot 02})$$

$$= I_{S} - I_{S} - (I_{S} + I_{2 \cdot 01} - I_{2 \cdot 02})$$

$$= I_{S} - I_{S} -$$

となる。上式(30), (31)を比較すると、 I_{102} , I_{212} が異なるだけである。よって、 $I_{212} = I_{202}$ となるようにトランジスタ Q_{212} とそのゲートバイアス電圧 V_{ap} を設定すれば、第1図(b)の回路は第1図(a)の回路と同*

$$G = \frac{R_1 + R_2}{R_1}$$

である。なお、第2図(a), (b), (c)の回路以外にも、一般の演算増幅器を構成するのと同様に増幅回路Aを用いて種々の増幅器を構成することが可能である。

第3図(a)の回路は、第1図(a)の回路に比べて、 トランジスタQ。Q。Q。Q。を省略し、Pチャネルトラ ンジスタQ01~Q04、Q11, Q12、Nチャネルトランジ スタQ。。~Q」。を付加し、ソース接地トランジスタQ。。 のドレインをトランジスタQュュのドレインに接続した点 が異なり、その他は同じである。即ち、第1の差動増幅 回路におけるトランジスタQの負荷としてトランジスタ Qo1, Qo2からなるカレントミラー回路を接続し、この カレントミラー回路の出力トランジスタQ。2の負荷とし てトランジスタ Q_{00} , Q_{10} からなるカレントミラー回路 40 I_6 d= I_{304} - I_{310} を接続し、このカレントミラー回路の出力トランジスタ Qュムの出力端をトランジスタQ。ュのゲートに接続してい る。また、上記第1の差動増幅回路にトランジスタQ の 負荷としてトランジスタQ。,, Q。,からなるカレントミ ラー回路を接続し、このカレントミラー回路の出力トラ ンジスタQ。4の出力端を前記トランジスタQ。1, Q。1の ゲートに接続している。さらに、第2の差動増幅回路に おけるトランジスタQの負荷としてトランジスタQ。,, Q。。からなるカレントミラー回路を接続し、とのカレン

*一の動作を行なう。

第2図(a),(b),(c)の回路は、第1図(a),(b)に示したような電力増幅回路Aの出力端のITにたとえば8QのスピーカSPを接続した応用回路を示しており、INは入力信号であり、R1、Rは帰還抵抗であって上記増幅回路Aの利得を決めている。この場合、第2図(a)の回路は、反転増幅器を構成し、電源として±2.5Vの2電源を用いた例を示しており、その利得Gは

20

$$G = -\frac{R_2}{R_1} \qquad \cdots \qquad 62$$

である。第2図(b)の回路は、+5Vの1電源を用いた 反転増幅器を示しており、抵抗R,R.は一般に同一抵抗 値であり、

$$\frac{1}{2} V_{DD} (= 2.5 V)$$

を増幅回路Aの非反転入力端+に与えている。C, C,は 結合容量であり、直流分をカットしている。との場合の 利得Gは上式 (32) と同じである。第2図 (c)の回路 は、±2.5Vの2電源を用いた正転増幅器を示しており、 その利得Gは

ンジスタQ:1. Q:2からなるカレントミラー回路を接続し、このカレントミラー回路の出力トランジスタQ:2の出力端をトランジスタQ:2のゲートに接続している。ま
30 た、上記第2の差動増幅回路におけるトランジスタQの負荷としてトランジスタQ:1 Q:2からなるカレントミラー回路を接続し、このカレントミラー回路の出力トランジスタQ:2のゲートに接続している。

上記第3図(a)の回路において、トランジスタ Q_{01} ~ Q_{12} の各電流を I_{301} ~ I_{512} で表わすと、 $I_1 = I_{301} = I_{302} = I_{309} = I_{310}$ 、 $I_2 = I_{309} = I_{304}$ 、 $I_5 = I_{305} = I_{306}$ 、 $I_5 = I_{307} = I_{308}$ 、 $I_{311} = I_{312}$ であり、トランジスタ Q_{01} のゲートの変位電流 I_6 dは

$$I_{c} = I_{312} - I_{308}$$

$$= I_{311} - I_{6}$$

$$= (I_{306} + I_{202} - I_{201}) - I_{6}$$

$$= I_{5} - I_{6} - I_{201} + I_{202} \qquad (35)$$

Q。。からなるカレントミラー回路を接続し、とのカレン である。これに対して、前記第1図(a)の回路におい トミラー回路の出力トランジスタQ。。の負荷としてトラ 50 て、トランジスタQ。」のゲートの変位電流 L。aは

 $I_a a = I_a - I_a$ (36) $=I_2-I_1$ であり、トランジスタQ。2のゲートの変位電流L。bは第 1図の(b)の回路と同様に (31) $I_6 b = I_5 - I_6 - I_{201} + I_{202}$ である。上記第3図(a)の回路を第1図(a)の回路 と比較すると、式(34), (36)が等しく、式(35), (31) が等しいのでトランジスタQ。1, Q。2のゲート電 流が等しく、同一の動作を行なうことが分る。但し、第 1図(a)の回路においては、差動増幅回路Diff1,Diff 10 同様に 2の出力電位Va,Vbは線形な範囲が狭く、トランジスタQ 101. Q.02のゲートを十分大きい振幅で駆動することが できない。これに対して、第3図(a)の回路における トランジスタQ。1, Q。2のゲート(a点,b点)はそれぞ れカレントミラー回路で駆動されているので、ほぼ(V oo-Vss)の全範囲で線形に働らかせることができる。 よって、上記トランジスタQ。1. Q。2のゲートは十分大 きな振幅で駆動され、出力端OUTの負荷を強力に駆動で きる。

第3図(b)の回路は、第3図(a)の回路に比べて、 ソース接地トランジスタQ。1のドレインをトランジスタ Qのドレインに接続するように変更した点が異なり、I 307=L+L201-L02になる。この第3図(b)の回路 において、トランジスタQ。1のゲートの変位電流Ledは 第3図(a)の回路と同様に

..... (34) $I_0 d = I_1 - I_1$ である。また、トランジスタQ。2のゲートの変位電流L。

 $I_6 e = I_{312} - I_{308}$

 $=I_{305}-I_{307}$

$$=I_5-(I_6+I_{201}-I_{202})$$

 $=I_5-I_6-I_{201}+I_{202}$ (37) である。上式 (37) は第3図 (a) における式 (35) と

等しく、第3図(b)の回路は第3図(a)と同一の動 作を行なうことが分る。

第3図(c)の回路は、第3図(a)の回路に比べて、 トランジスタQ。zに代えてVoo電源端とトランジスタQ 312のドレインとの間にゲートにバイアス電圧Vapが与え られる定電流源用のPチャネルトランジスタQ12(その 電流を $I_{2,1,2}$ で表わす)を接続した点が異なる。この第3 40 I_6 f= $I_{3,0,4}$ - $I_{3,1,0}$ 図(c)の回路において、トランジスタQ。1のゲートの 変位電流L。dは第3図(a)の回路と同様に

..... (34) $I_c d = I_t - I_t$ である。また、トランジスタQ。このゲートの変位電流L

 $I_c e = I_{312} + I_{212} - I_{308}$

$$=I_{311}+I_{212}-I_{5}$$

$$= (I_{306} - I_{201}) + I_{212} - I_6$$

..... (38) $=I_5-I_6-I_{201}+I_{212}$

と同じに設定すれば、両式 (38), (35) は等しくな り、第3図(c)の回路は第3図(a)の回路と同一の 動作を行なう。

第3図(d)の回路は、第3図(c)の回路に比べて、 トランジスタQ。1のドレインをトランジスタQのドレイ ンに接続するように変更し、トランジスタQ12をV0電 源端とトランジスタQ。のドレインとの間に接続した点が 異なる。との第3図(d)の回路において、トランジス タ0.1,のゲートの変位電流Ldは第3図(c)の回路と

..... (34) $\mathbf{I}^{\mathbf{c}}\,\mathsf{q} = \mathbf{I}^{\mathbf{r}} - \mathbf{I}^{\mathbf{r}}$ である。また、トランジスタQ。スのゲートの変位電流エ。

 $I_6 e = I_{312} - I_{308}$

20

$$=I_{306}-I_{307}$$

$$= (I_5 + I_{212}) - (I_6 + I_{201})$$

$$= I_5 - I_6 - I_{201} + I_{212} \qquad \dots (39)$$

である。上式 (39) は前式 (38) に等しく、第3図 (d)の回路は第3図(c)の回路と同一の動作を行な

上述したように、第1図(a), (b)および第3図 (a), (b), (c), (d) は全て同一の動作を行 なう。

第4図(a)の回路は、第3図(a)の回路に比べて、 トランジスタQ, Q, Q, Qo, Qo, ~Qoo, Q11, Q12を 省略し、NチャネルトランジスタQ13, Q14、Pチャネ ルトランジスタQ.15、Q.16を付加し、トランジスタQ.01 のドレインをトランジスタQ、、のドレインに接続した点 が異なる。即ち、トランジスタQュュをトランジスタQ。ュ 30 にカレントミラー接続し、トランジスタQ1.をトランジ スタQ。。、にカレントミラー接続し、上記トランジスタQ 313, Q14の負荷としてカレントミラー回路を形成する トランジスタQais, Qaisを接続し、このカレントミラー 回路の出力トランジスタQ15の出力端をトランジスタQ 102のゲートに接続している。

上記第4図(a)の回路において、トランジスタQ1,2~ Q_{16} の各電流を I_{313} ~ I_{316} で表わすと、 $I_1 = I_{313}$, $I_2 =$ I,1,である。そして、トランジスタQ,01のゲートの変位 電流上がは

$$= I^{5} - I^{9} = I^{9}$$

$$= \underline{I}_2 - \underline{I}_1 \qquad \cdots \qquad (40)$$

である。また、トランジスタQ.,,のゲートの変位電流L。 αit

 $I_{6} q = I_{314} - I_{316}$

$$=I_2-(I_{313}+I_{201}-I_{202})$$

$$= I^{5} - (I^{1} + I^{501} - I^{505})$$

$$= I_2 - I_1 + I_{202} - I_{201} \qquad \cdots \qquad (41)$$

である。ととで、上式 (38) のI,,,を前式 (35) のI,。, 50 である。上記第4図 (a) の回路と第3図 (a) の回路

とを比較すると、式(40),(34)が等しいのでトラン ジスタQ。1は同一の動作を行なう。また、式(41)。 (35)を比較すると、

 $I_2 = I_5$, $I_6 = I_1$ (42)

であれば、両式(41), (35)は等しくなる。この場 合、第3図(a)の回路において、差動入力電位IN+,I N-が等しく、定電流源トランジスタQ。Q。の電流I。。 **L**。が等しければ

$$I_1 = I_2 = I_5 = I_6$$
 (43)

ければ、入力電圧が変化した場合における電流」、の増加 分(電流1,の減少分)と電流1,の増加分(電流1,の減少 分)は等しいので、前式(42)が成立する。したがっ て、第4図(a)の回路は第3図(a)の回路と同一の 動作を行なう。

第4図(b)の回路は、第4図(a)の回路に比べて、 トランジスタQ。zに代えてV。。電源端とトランジスタQ 314のドレインとの間にゲートにバイアス電圧V₈7が与え られたPチャネルトランジスタQ12 (その電流をL12で 表わす)を接続するように変更している。 この第4図 (b)の回路において、トランジスタQ.o.1のゲートの変 位電流Icfは第4図(a)の回路と同様に

 $I_6 f = I_2 - I_1$ (40) である。また、トランジスタQ。2のゲートの変位電流L。 はな

 $I_{G}g = I_{314} + I_{212} - I_{316}$ = I2 + I212 - I315 $= I_{1} + I_{112} - (I_{313} + I_{101})$ $=I_2+I_{212}-(I_1+I_{201})$ $=I_{2}-I_{1}+I_{212}-I_{201}$

..... (44) である。よって、エスュュ=エュ。ュとなるように設定すれば、 上式(44)と第4図(a)の回路における前式(41)と は等しく、第4図(b)の回路は第4図(a)の回路と 同一の動作を行なう。

第4図(c)の回路は、第4図(a)の回路に比べて、 ソース接地トランジスタQorおよび定電流源トランジス タQ。2に代えて、Nチャネルの出力駆動用トランジスタ Q。zのゲート、ソースに各対応してゲート、ソースを共 通接続したNチャネルトランジスタQ。。(ソース接地ト ランジスタ)を設け、そのドレインとV₀。電源端との間 にゲートにバイアス電圧V。,が与えられた定電流源用の P チャネルトランジスタQ。。を接続し、上記ソース接地 トランジスタQ。,のドレインをトランジスタQ。2のドレ インに接続するように変更している。上記トランジスタ Qos, Qosの各電流をLos, Losで表わせば、トランジ スタQ。1のゲートの変位電流Icfは

I, f= I, , - I, , ,

$$= I_{2} - I_{309}$$

$$= I_{2} - (I_{302} + I_{204} - I_{203})$$

$$= I_{2} - I_{1} - I_{204} + I_{203} \qquad (45)$$

である。また、トランジスタQ。2のゲートの変位電流L。

24

I g= I 11 - I 116 = I2 - I3 1 3 $=I^{5}-I^{4}$ (46)

である。上式(45),(46)の14,14の項は、入力信号 が出力駆動用トランジスタQo1、Qo2のゲートを駆動す ることを意味しており、第4図(a)の回路における式 (40), (41)も同様な意味を有する。そして、式 (4 となる。また、トランジスタ Q_1 , Q_2 , Q_3 , Q_4 のgmが等し 10 1)の Q_1 , Q_2 , Q_3 , Q_4 , Q_5 , イドリング電流が流れたとき、トランジスタQ。2のゲー ト電位を制御してトランジスタQ。これもアイドリング電 流が安定に流れるように制御している。 同様に、式(4 5) において、I203, I204はトランジスタQ02に適切な アイドリング電流が流れたとき、トランジスタQ。1のゲ ート電位を制御してトランジスタQ。1にも安定にアイド リング電流が流れるように制御している。よって、第4 図(c)の回路も第4図(a)の回路と同様な電力増幅 回路として働らく。

20 第4図(d)の回路は、第4図(c)の回路に比べて、 定電流源用トランジスタQ。,に代えてトランジスタQ。, のドレインとVss電源端との間にベースにバイアス電圧V виが与えられた定電流源用のNチャネルトランジスタQ 214 (その電流を1,1,で表わす)を接続するように変更 している。との第4図(d)の回路において、トランジ スタQ。1のゲートの変位電流L。fは

 $I_{c} f = I_{304} - I_{214} - I_{310}$

= I2 - I214 - I309 $=I_2-I_{214}-(I_{302}-I_{203})$

 $=I_2-I_{214}-(I_1-I_{203})$

= I2 - I1 - I214 + I203

である。また、トランジスタQ。₂のゲートの変位電流I。 gは第4図(c)の回路と同様に

 $\mathbf{I_c} \, \mathbf{g} = \mathbf{I_2} - \mathbf{I_1}$ (46) である。よって、前式 (47) のエュュ。と前式 (45) のエュ。。 とを同一値に設定すれば、式 (47), (45)は等しくな り、第4図(d)の回路は第4図(c)の回路と同一の 動作を行なう。

上述したように、第4図(a), (b), (c),

(d)の回路は同様の動作を行ない、第3図(a)。

(b), (c), (d) および第1図(a), (b)の 回路とも同様の動作を行なう。

第5図(a)の回路は、第4図(a)の回路に比べて、 第3図(a)の回路におけると同様のトランジスタQ。 Q、Q、Q。、~Q。。からなる第2の差動増幅回路を付加 し、上記トランジスタQ。。の出力端をトランジスタQ。の ドレインに接続し、トランジスタQ。。のドレインをトラ

上記第5図(a)の回路において、トランジスタQ。1の 50 ゲートの変位電流Ichは

ンジスタQのドレインに接続している。

 $I_6 h = I_{304} - I_{310}$ $=I_{303}-I_{302}$ $= (I_2 + I_{305}) - I_{301}$ $= (I_2 + I_5) - (I_1 + I_{308})$ (48) $= (I_2 + I_5) - (I_1 + I_6)$

25

である。また、トランジスタQ。2のゲートの変位電流L。 ilt

 $I_{G} i = I_{314} - I_{316}$

$$=I_{303}-I_{315}$$

$$= (I_2 + I_{306}) - (I_{313} + I_{201} - I_{202})$$

$$= (I_2 + I_5) - (I_{301} + I_{201} - I_{202})$$

$$= (I_2 + I_3) - (I_1 + I_{308} + I_{201} - I_{202})$$

$$= (I_1 + I_5) - (I_1 + I_6) + I_{202} - I_{201} \cdots (49)$$

である。差動入力電圧IN+ ,IN−が与えられると、この 電位差に応じてエェが増大(または減少)したときエ。も増 大(または減少)し、1.が減少(または増大)したとき I,も減少 (または増大) する。よって、上式(48),

(49) の (I₁+I₆) と (I₂+I₅) は入力電圧によって制 御される電流である。即ち、第4図(a)の回路におけ る式 (40), (41)のL, Lを第5図(a)の回路では 20 (I_1+I_5) , (I_5+I_5) と置き換えたものと考えること ができ、式 (40), (48) は等しく、式 (41), (49) は等しいので、第5図(a)の回路は第4図(a)の回 路と同様の動作を行なう。

第5図(b)の回路は、第5図(a)の回路に比べて、 定電流源用トランジスタQ。こに代えてV。電源端とトラ ンジスタQ11のドレインとの間にゲートにパイアス電圧 Vapが与えられた定電流源用のPチャネルトランジスタQ 212 (その電流を1,12で表わす)を接続するように変更 している。この第5図(b)の回路において、トランジ 30 スタQ。1のゲートの変位電流L。hは第5図(a)の回路 と同様に

..... (48) $I_6 h = (I_2 + I_5) - (I_1 + I_6)$ である。また、トランジスタQ。2のゲートの変位電流工

I j= I, 14 + I, 12 - I, 16

$$=I_{303}+I_{212}-I_{315}$$

$$= (I_2 + I_{306}) + I_{212} - (I_{201} + I_{313})$$

$$= (I_2 + I_5) + I_{212} - I_{201} - I_{301}$$

$$= (I_2 + I_3) - (I_1 + I_{308}) + I_{212} - I_{201}$$

 $= (I_2 + I_5) - (I_1 + I_6) + I_{212} - I_{203} \cdots (50)$ である。上式 (50) のL,,,と第5図(a) の回路におけ る式 (49) のI202とが同一になるように設定すれば、両 式 (50), (49) は等しくなり、第5図(b)の回路は 第5図(a)の回路と同一の動作を行なう。

第5図(c)の回路は、第5図(a)の回路に比べてソ ース接地トランジスタQ。1 および定電流源トランジスタ Q。こに代えて、Nチャネルの出力駆動用トランジスタQ 102のゲート,ソースに各対応してゲート,ソースを共 通接続したNチャネルトランジスタQ。,(ソース接地ト 50 図(d)の回路は第5図(c)の回路と同一の動作を行

ランジスタ)を設け、そのドレインとV。電源端との間 にゲートにバイアス電圧Vapが与えられた定電流源用の PチャネルトランジスタQ。,を接続し、上記ソース接地 トランジスタQ。。のドレインをトランジスタQ。2のドレ インに接続するように変更している。上記トランジスタ Q。」,Q。,の各電流をL。」,L。,で表わせば、トランジ スタQ。1のゲートの変位電流Ichは

 $I_{G}h = I_{304} - I_{310}$

$$=I_{303}-I_{309}$$

$$= (I_2 + I_{306}) - (I_{302} + I_{204} - I_{203})$$

$$= (I_2 + I_5) - I_{301} - I_{204} + I_{203}$$

$$= (I_2 + I_5) - (I_1 + I_{308}) - I_{204} + I_{205}$$

$$= (I_1 + I_3) - (I_1 + I_6) - I_{204} + I_{203} \cdots (51)$$
 である。また、トランジスタ Q_{02} のゲートの変位電流 I_6

 $I_{6} j = I_{314} - I_{316}$

$$=I_{303}-I_{313}$$

$$= (I_2 + I_{306}) - I_{301}$$

$$= (I_{2} + I_{5}) - (I_{1} + I_{308})$$

$$= (I_2 + I_5) - (I_1 + I_6) \qquad \dots \qquad (52)$$

である。上式(51), (52)の(エ。+ エ。), (エュ + エ。) は第4図(c)の回路における式(45), (46)のL, I, と置き換えたものと考えることができ、式 (51), (45) は等しく、式(豆), (46) は等しいので、第5 図(c)の回路は第4図(c)の回路と同様な動作を行 なう。

第5図(d)の回路は、第5図(c)の回路に比べて、 定電流源用トランジスタQ。, に代えてトランジスタQ。, のドレインとVss電源端との間にベースにバイアス電圧V 。。が与えられた定電流源用のNチャネルトランジスタQ 214 (その電流をL14で表わす)を接続するように変更 している。との第5図 (d) の回路において、トランジ スタQ₁₀₁のゲートの変位電流L₆hは

 $I_{c}h = I_{304} - I_{214} - I_{310}$

$$= (I_2 + I_{306}) - (I_{302} - I_{203}) - I_{214}$$

$$= (I_2 + I_5) - I_{301} + I_{203} - I_{214}$$

$$= (I_2 + I_5) - (I_1 + I_{308}) - I_{214} + I_{203}$$

$$= (I_2 + I_5) - (I_1 + I_6) - I_{214} + I_{203} \cdots (53)$$

40 である。また、トランジスタQ。2のゲートの変位電流L。 iは

I, j = I, , - I, 16

$$=I_{303}-I_{31}$$

$$= (I_2 + I_{306}) - I_{301}$$

$$= (I_3 + I_5) - (I_1 + I_{308})$$

$$= (I_2 + I_5) - (I_1 + I_6) \qquad \dots \qquad (54)$$

である。上式 (53) のL,, と第5図 (c) の回路におけ る式 (51) の1,。,とを等しく設定すると、式 (53),

(51) は等しく、式 (54), (52) は等しいので、第5

なう。

上述したように、第5図(a), (b), (c), (d)は同様の動作を行ない、第4図(a), (b), (c), (d)、第3図(a), (b), (c),

(d) および第1図(a), (b)の回路とも同様な動作を行なう。

第6図(a)の回路は、第3図(a)の回路に比べて、カスケード用のPチャネルトランジスタQ₆₀₁, Q₆₀₂, Q
603、NチャネルトランジスタQ₆₀₁, Q₆₀₃およびパワー
ダウン制御用のPチャネルトランジスタQ₆₀₁、Nチャネ
ルトランジスタQ₆₀₂を付加して図示の如く接続すると共
に図示の如くパイアス電圧V_{BPC}、V_{BBC}およびパワーダウ
ン制御信号▲PDN▼,PDN入力をゲートに与えている点
が異なる。上記PDN入力がハイ"H"レベルのとき、全て
の電流路がオフになり、回路の消費電流は殆んど零にな
り、PDN入力がロウ"L"レベルのとき、各トランジスタ
に正常なパイアス電流が流れて電力増幅回路として働らく。

第6図(b)の回路は、上記第6図(a)の回路に各バ イアス電圧V_{SP}, V_{SPC}, V_{SNC}, V_{SN}を与えるためのもので 20 ある。R。はバイアス決定用の抵抗であり、PDN入力が "L"、▲**PDN▼**入力が "H"のときにトランジスタ Q。3, Q。4をオンにしてトランジスタQ。2, Q。1に電流 を流してVap, Vapcを発生する。トランジスタQoo, Q 602はカレントミラー回路を構成しており、電流1603を 発生する。トランジスタQ。。はトランジスタQ。。のカス ケード用である。上記電流Iso,はトランジスタQsos, Q sosに流れ、Vsnc, Vsnが発生する。PDN入力が"H"、▲ PDN▼入力が "L"のとき、トランジスタQ。,、Q。。が オン、トランジスタQos,Qosがオンになり、Vssc, V smはそれぞれVss電位になり、Vsp, VspcはそれぞれVsp 電位になり、第6図(a)の回路におけるトランジスタ Q, Q, Q, Q, ~Q, , Q, を全てカットオフさせる。 なお、第6図(b)中、61,62はインバータである。 第7図に示す特性は、第6図(a),(b)の回路を当 業界で周知のCADシミュレーターを用いてシミュレーシ ョンした結果であり、出力端OUTの出力電流Ioutが0の とき、出力電圧VoutもOvであり、このとき出力駆動用ト ランジスタQ。1、Q。2の各電流I。I。はアイドリング電 流が流れており、L=Lである。このアイドリング電流 40 は約6mAであり、自由に設定できる。出力電流Ioutが正 に増大し、出力電圧Voutも正に増大すると、トランジス タQ。1の電流Lが増加し、トランジスタQ。1の電流Lが 0になり、Iout=Lである。出力電流Ioutが負に増大 し、出力電圧Voutが負に増大すると、トランジスタQ。1 の電流エ。はアイドリング電流のまま一定であり、トラン ジスタQ。2の電流14が増大する。とのように、第6図 (a), (b)の回路はAB級電力増幅回路として働らく ことが証明された。なお、第8図に示した従来のA級電 力増幅回路では、アイドリング電流がたとえば250mA必

要であったが、上記第6図(a)の回路によれば、約6m A(設計によりもっと少なくすることも可能である)となり、消費電流が非常に少なくなった。

なお、本発明は上記各実施例に限らず、本発明の技術的 思想の範囲内で種々の変形実施が可能である。たとえば 第6図(a), (b)の回路でも示したが、前記各実施 例の回路にカスケード用トランジスタを付加しても基本 的動作が変わるわけではない。また、前記各実施例のト ランジスタのPチャネルとNチャネルとを置き換え、V □□電源、Vss電源の接続関係を逆にしても動作すること は言うまでもない。また、前記各実施例中、カレントミ ラー回路を多用しているが、カレントミラー回路におけ る入力側トランジスタと出力側トランジスタとのW/Lは 異なってもよい。このときの上記入力側トランジスタと 出力側トランジスタとの電流比は上記W/Lの比に等しく なる。また、前記各実施例中における定電流源用トラン ジスタQ。ぇまたはQュュ,Q。。。,Qュ。を省略し、差動増幅 回路、カレントミラー回路における対になっているトラ ンジスタのW/Lを異ならせてもよい。即ち、上記各実施 例では、ソース接地トランジスタQ。,またはQ。,がある 電流(トランジスタQ。2またはQ12またはQ04またはQ 214の定電流に等しい電流)を流したとき、回路全体が 安定し、アイドリング電流が流れるものとして説明し た。しかし、差動増幅回路、カレントミラー回路におけ るトランジスタ対のW/Lを異ならせてそのバランスを崩 しておき、ソース接地トランジスタQ。1またはQ。1にあ る電流が流れたときに回路全体の動作のバランスがと れ、アイドリング電流が正しく流れるように設計するこ とも可能である。

30 〔発明の効果〕

上述したように本発明の電力増幅回路によれば、AB級動作を行なうもので消費電力が非常に小さく、集積回路チップの発熱量が小さいので回路動作の信頼性が高くなる。また、回路構成として最低限必要とするのは、出力駆動用トランジスタとソース接地トランジスタと差動増幅回路とで済むので簡易であり、使用素子数が少ないのでチップ面積が小さくて済む。しかも出力振幅をほぼ電源電圧いっぱいまで正常に得ることができる。したがって、本発明回路はたとえば音声合成用LSIに用いてスピーカを直接駆動する場合などに好適である。

【図面の簡単な説明】


第1図(a)は本発明の電力増幅回路の一実施例を示す回路図、第1図(b)は同じく他の実施例を示す回路図、第2図(a),(b),(c)はそれぞれ本発明の応用例を示す回路図、第3図(a)乃至(d)、第4図(a)乃至(d)、第5図(a)乃至(d)、第6図(a)はそれぞれ本発明の他の実施例を示す回路図、第6図(b)は同図(a)の回路にバイアス電圧を与える回路を示す回路図、第7図は第6図(a),(b)の回路についてのコンピュータシミュレーションの結果を示

30


す特性図、第8図および第9図はそれぞれ従来の電力増 幅回路を示す回路図である。 *トランジスタ、OUT……出力端、Diff1,Diff2……差動増 幅回路、Q.o., Q.o., ……ソース接地トランジスタ、 Q.o., Q.o., ……パワーダウン制御用トランジスタ。

Q。1 ······ Pチャネルトランジスタ、Q。2 ····· Nチャネル*


【第1図(a)】




【第1図(b)】





【第7図】




【第2図】








【第3図(a)]




【第3図(b)】




-

【第3図(c)】




<u>.</u>


【第3図(d)】




【第4図(a)】




【第8図】




【第4図(b)】




【第9図】



【第4図(c)]




【第4図(d)】




-

【第5図(a)】




<u>.</u>

【第5図(b)】




【第5図(c)】




Ē

【第5図(d)】




ŗ

【第6図(a)]



ř

【第6図(b)】



THIS PAGE BLANK (USP10)